[an error occurred while processing this directive]
|
Возможно ли осуществить накопление данных не по каждому такту, а выборочно (ClockEnable)? (В Identify это называется qualified sampling). В документации и на сайте Xilinx'а ответа не нашел. Подскажите что-нибудь.
Еще одна тонкость: все глобальные буфера заняты - поэтому сформировать отдельный клок возможности нет. Итак JTAG clock пускаю без буфера, что так же не радует.
E-mail: info@telesys.ru