Отправлено dsmv 08 июня 2004 г. 15:45

Есть такой фрагмент кода:

xstatus: ctrl_adsp_decode_data_cs
generic map( trd=>i, reg=>0 )
port map (
reset => reset,
clk => clk,
cmd_data_en =>'0',
adr => adr2(5 downto 1),
rd => rd2,
data_cs => bl_status_cs(i)
);

end generate;

gen_xdata: for i in 0 to 7 generate

xdata: ctrl_adsp_decode_data_cs
generic map( trd=>i, reg=>1 )
port map (
reset => reset,
clk => clk,
cmd_data_en =>'0',
adr => adr2(5 downto 1),
rd => rd2,
data_cs => bl_data_cs(i)
);

end generate;

В нём формируются две группы сигналов:
bl_status_cs( 7 downto 0 );
bl_data_cs( 7 downto 0 );

При разводке выдаётся такая ошибка:

ERROR:MapLib:20 - FMAP symbol "adsp_xstatus0_xcs0n" (output
signal=adsp_xstatus0_cs0) and FMAP symbol "adsp_xdata0_xcs0n" (output
signal=adsp_xstatus0_cs0) have overlapping logic:
LUT3 symbol "adsp_Ker282761" (output signal=adsp_xstatus0_cs0)

Получается что он формирует один сигнал из двух блоков?

В ISE 5.2 всё работало как надо.

Может кто с подобным сталкивался?