[an error occurred while processing this directive]
Подскажите, пожалуйста, надо-ли на время прошивки ПЛИС блокировать входные CLK-сигналы?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Барс
07 июня 2004 г. 15:43
Составить ответ
|||
Конференция
|||
Архив
Ответы
Обычно у меня на платах несколько генераторов, и проблема загрузки(+)
—
RealHard
(08.06.2004 09:07, 69 байт)
Ответ: В какой кабель?
—
SAZH
(08.06.2004 09:34,
пустое
)
Кабель загрузки в ОЗУ, или речь о сбоях при работе из ПЗУ?(-)
—
RealHard
(10.06.2004 09:00,
пустое
)
Ответ: (+)
—
LeonY
(07.06.2004 16:32, 252 байт)
Обычное объяснение этому (+)
—
SM
(07.06.2004 16:39, 140 байт)
Ни то и ни другое
—
LeonY
(07.06.2004 17:53, 178 байт)
Ну чудес не бывает :)
—
SM
(07.06.2004 17:57,
пустое
)
А что понимать под хреновой разводкой, как такую не сделать?
—
Барс
(07.06.2004 16:41,
пустое
)
Не делать (+)
—
SM
(07.06.2004 16:45, 206 байт)
Мм-даа...
—
Барс
(07.06.2004 16:39,
пустое
)
нет
—
sed
(07.06.2004 15:51,
пустое
)
Спасибо, успокоили! :))
—
Барс
(07.06.2004 15:53,
пустое
)
обычно сначала делают, а потом читают документацию - и ТОЛЬКО потом начинают спрашивать !! ;-)
—
net
(07.06.2004 15:56,
пустое
)
А еще чаще чтение документации происходит только если ничего другое не помогло.
—
SM
(07.06.2004 16:38,
пустое
)
Это точно! :))
—
Барс
(07.06.2004 16:39,
пустое
)
Дык уже почти сделали, документация на английском :( остается только спрашивать :))
—
Барс
(07.06.2004 16:37,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru