[an error occurred while processing this directive]
Ответ: Посмотрел AN-115 Using the ClockLock & ClockBoost PLL Features in APEX Devices (+)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
миниатюрный аудио-видеорекордер mAVR

Отправлено VladZ 08 июня 2004 г. 19:09
В ответ на: APEX20K_PLL_WP.pdf отправлено ONIL 07 июня 2004 г. 12:23

Table 4.
APEX 20K ClockLock & ClockBoost Parameters for -2X Speed –Grade Devices
Input clock frequency (ClockBoost
clock multiplication factor equals 1) min. 25 MHz max. 170 MHz
Input clock frequency (ClockBoost
clock multiplication factor equals 2) min. 16 MHz max. 80 MHz

Похоже что PLL при вашей входной частоте в 8MHz и не обязана работать корректно. Но все же я склоняюсь к версии высказанной SAZH о несинхронности схемы.

Составить ответ  |||  Конференция  |||  Архив

Ответы

Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 

Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru