Отправлено SAZH 07 июня 2004 г. 13:16 В ответ на: APEX20K_PLL_WP.pdf отправлено ONIL 07 июня 2004 г. 12:23

проверьте проект на наличие нестробируемой логики. Формирование сигналов на пичках, задержках длительностью менее такта или полутакта несущей частоты. Действительно ли схема синхронна и привязана к глобальному клоку. Все Ваши симптомы говорят только об этом. Конечно можно зафиксировать какой то частный случай, но в данном случае это не целесообразно. Не работающий проект при таких частотах и загруженности кристалла говорит об огрехах в проекте.