[an error occurred while processing this directive]
А как сделать в QuartusII + AHDL никто не подскажет?
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Cioma
31 мая 2004 г. 14:31
В ответ на:
Для ISE 6.x + verilog работает initial. Я это проверял !!!
отправлено druzhin 30 мая 2004 г. 14:19
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ:
—
SAZH
(31.05.2004 15:17, 448 байт)
Спасибо! Очень красивое решение!
—
Cioma
(01.06.2004 12:16, 168 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru