[an error occurred while processing this directive]
|
Есть проект в Квартусе и модель SSRAM от Микрона на Верилоге. Надо просимулить эту конструкцию в Моделсиме.
Поискал по конфе, нашел вот это
http://www.telesys.ru/wwwboards/fpga/38/messages/13380.shtml
Идея, вобщем, понятна, но что писать в файле верхнего уровня - толком не знаю. С Моделсимом и Верилогом опыт никакой.
Если есть у кого подобный пример - пошлите пожалуйста на мыло.
E-mail: info@telesys.ru