[an error occurred while processing this directive]
|
грузим FPGA от процессора по параллельной шине. на этой же шине, но на других CS сидят RAM, FLASH. Соответственно WR и CS вырабатываются процессором аппаратно, как указано в документации, и поменять положение их фронтов иногда можно настройками банков памяти (но не у всех процессоров CS держится после WR). Вы же, как я понимаю, говорите о чисто программной генерации всех сигналов.
E-mail: info@telesys.ru