Отправлено Andy_P 02 апреля 2004 г. 12:20 В ответ на: Еще вопросы отправлено tyro 02 апреля 2004 г. 07:19

Fan-out - разветвление по выходу.
В FPGA, к примеру AСEX, 8 Local Cell объединены в Logic Array Block – LAB и имеют общие трассировочные ресурсы - Local Interconnect. Если выход конкретной LC поступает только на входы других LC в этом же LAB, тогда раскраска - local lab fan-out only и вы имеете малые задержки распространения сигнала. Если выход конкретной LC поступает на входы других LC вне ее LAB и для этого используются Row иди Column Interconnect, то раскраска - device-wide fan out и время распространения сигнала больше.
В CPLD все внутренние сигналы с LC возвращаются в PIA и вновь заводятся в LAB (даже в тот же), поэтому время распространения сигналов не зависит от того, где будет расположен входной LC и раскраска в этом случае не имеет значения.