Отправлено SM 16 марта 2004 г. 18:26

Стоит ли его изучать и переходить на него? Что даст по сравнению с верилогом? Вроде синтез с него без проблем, моделирование тоже... Стоящая он штука или нет?

• я его поковырял (на предмет симуляции) — yes   (17.03.2004 09:04, 515 байт)
  • Синтез (+) — SM   (17.03.2004 10:39, 133 байт)
  • собирал как VC++ так и g++, и есть — yes   (17.03.2004 09:06, 127 байт)
    • то есть блин мысль никак не сформулирую — yes   (17.03.2004 09:12, 365 байт)
      • Да behavioral (+) — SM   (17.03.2004 10:41, 57 байт)
• Оставайтесь с VHDL и у Вас не будет никаких проблем! Там ужЕ все есть! — PicoDev   (17.03.2004 05:48, пустое)
  • Ни за что :) Я верилого-почитатель для тех случаев, где AHDL не катит — SM   (17.03.2004 10:35, пустое)
    • Религиозность? :-)) — PicoDev   (18.03.2004 06:30, пустое)
• Вот какой-то pdf почитал - вроде заинтересовался.... => — SM   (16.03.2004 18:39, пустое, ссылка)
  • На дату документа посмотрите - 2001 год. К 2004 году с ним что-нить хорошего произошло? — cms   (16.03.2004 19:06, пустое)
    • Ща доки на синтезатор свежий распакую и гляну... Не все сразу. Но мне в общем (+) — SM   (16.03.2004 19:10, 97 байт)
      • Сложно сказать так вот сразу что там изменилось, кроме номера версии... Так что мой вопрос остается (+) — SM   (16.03.2004 19:42, 149 байт)
        • ну блин вы даете (с) — yes   (17.03.2004 09:16, 76 байт)
          • Ответ: (+) — SM   (17.03.2004 10:37, 244 байт)
          • sorry: ну вы, блин, даете (С) — yes   (17.03.2004 09:17, пустое)
    • Ща доки на синтезатор свежий распакую и гляну... Не все сразу. Но мне в общем (+) — SM   (16.03.2004 19:09, 97 байт)