[an error occurred while processing this directive]
«Телесистемы»:
Конференция «Программируемые логические схемы и их применение»
Страницы:
Текущая
326
325
324
323
322
321
320
319
318
317
316
315
314
313
312
311
310
309
308
307
306
305
304
303
302
301
300
299
298
297
296
295
294
293
292
291
290
289
288
287
286
Архивы 1...285
Новое сообщение
Регистрация
Телеконференции
——> Выберите конференцию
Микроконтроллеры <30.03.2024 12:25>
Программируемые логические схемы <03.01.2017 20:54>
Языки описания аппаратуры (VHDL и др.) <23.12.2018 20:16>
Цифровые сигнальные процессоры (DSP) <31.08.2023 09:00>
Аналоговая схемотехника <16.06.2022 18:58>
Голосования <08.12.2022 22:35>
2 SM есть LDV5.1 для windows
—
net
(12.03.2004 20:36,
пустое
)
Поздно, закомпостировано :))) Теперь только линукс....
—
SM
(12.03.2004 21:24,
пустое
)
Стратегический вопрос
—
magestik
(12.03.2004 20:08, 291 байт)
Ответ: Кто-то здесь говорил, что и ByteBlaster MV его шьет, если для 3.3 В.
—
Log
(12.03.2004 20:26,
пустое
)
Если все таки хочешь BB MV то почитай...
—
si
(12.03.2004 21:55,
пустое
,
ссылка
)
Угу, шьет. Если через JTAG.
—
SM
(12.03.2004 21:16,
пустое
)
А как EPCS1 к JTAG подключить?
—
si
(12.03.2004 21:37,
пустое
)
А хрен ее знает. Не подключал.
—
SM
(12.03.2004 21:37,
пустое
)
Предется BB II делать :)
—
si
(12.03.2004 21:39,
пустое
)
Ответ: Доставай и выкладывай схему :-).
—
Log
(13.03.2004 11:11,
пустое
)
Да, но только не мне :) У меня он есть, правда не используется.
—
SM
(12.03.2004 21:40,
пустое
)
Да у меня тоже универсальный на основе CPLD прошивку только подправить :)
—
si
(12.03.2004 21:48,
пустое
)
Ответ: А шить обязательно Квартусом или можно Мах+
—
magestik
(12.03.2004 21:33,
пустое
)
Не понял. Какой макс+? Вроде о циклонах речь была...
—
SM
(12.03.2004 21:37,
пустое
)
Ой, извиняюсь! Облажался! Я имел в виду загрузку самого циклона, а не прошивку EPCS!!!
—
SM
(12.03.2004 21:38,
пустое
)
А может кто видел схему Byte Blaster II. поделитесь, плиз, а то он, зараза, под 200 баксов стОит.
—
Sheldi
(14.03.2004 11:24,
пустое
)
Можно и за 700 рублей купить
—
plus
(04.04.2006 00:54
83.239.130.107
,
пустое
,
ссылка
)
OFF: Нужен простейший пример для ARM9200 - чтобы загрузился (через DataFlash) и ногой какой-нибудь дрыгал. Желательно на ASM, чтобы понять, как все грузится и включается. Компилятор CW1.1.4.
—
Willie
(12.03.2004 18:36,
пустое
)
Подскажите, где можно купить ZBT/SyncBURST SRAM 18Mb(Cypress/Micron) на Украине либо с доставкой на Украину. Ну оччень надо.
—
_Aquarius_
(12.03.2004 17:41,
пустое
)
Digi-Key
—
Деревянный бодхисаттва
(12.03.2004 17:49, 28 байт)
Растаможка ес-но падает на меня?
—
_Aquarius_
(12.03.2004 18:16,
пустое
)
Обычно да. Хотя я не знаю как с этим обстоят дела в Украине. В России условия растаможки для физических лиц вполне нормальные. В принципе, есть конторы, которые оказывают услуги по доставке и таможенной очистке (карго?), но обычно это долго - в лучшем случае 3..5 недель.
—
Деревянный бодхисаттва
(12.03.2004 18:24,
пустое
)
Ясно, thanks. Вот Digi-key не откликается на нужные микрухи :). Продолжу в понедельник.
—
_Aquarius_
(12.03.2004 18:44,
пустое
)
Кто-нибудь использовал NCO Compiler? (+)
—
Realking
(12.03.2004 16:43, 63 байт)
Киньте адресок закормов на мыло плз, а то не помню я уж старый адрес.
—
cms
(12.03.2004 16:07,
пустое
)
Я же вам ответил внизу
—
Деревянный бодхисаттва
(12.03.2004 16:25,
пустое
)
А это старый или уже киевский?
—
cms
(13.03.2004 14:41,
пустое
)
Почему туда не пускают? Может, пароль сменили или логин?? for_AlexX@rambler.ru .
—
Willie
(12.03.2004 20:28,
пустое
)
Всем привет!!! Есть устройство, состоящее из двух чипов - ACEX1K (EP1K10TC100-3) и EPC2 (EPC2LC20), стоящей в панельке. Если достать ПЗУ и подрубить к ней ByteBlasterMV, прошивку снять можно будет или там есть защита ?
—
Maksim Z.
(12.03.2004 15:55,
пустое
)
Не бывает защиты у конфигурационных ПЗУ. Только что обсуждали ведь.
—
SM
(12.03.2004 16:04,
пустое
)
Защита от считывания по JTAG есть у Xilinx 18серия и PlatformFlach, только непонятно зачем они ее сделали
—
miki
(12.03.2004 16:35,
пустое
)
А зачем ее через JTAG читать???
—
SM
(12.03.2004 16:37,
пустое
)
Добрый день! Не подскажите только у меня в Q4 нет опции турбо бита для максов??
—
des00
(12.03.2004 15:28,
пустое
)
В моем есть.
—
SM
(12.03.2004 15:39,
пустое
)
хмм а где он у вас находиться(+)
—
des00
(12.03.2004 15:59, 142 байт)
Ну там его и нет. Он в assignment editor есть, в Logic Options -> IO timing
—
SM
(12.03.2004 16:03,
пустое
)
нда как было просто сделать это в максплюсе и сразу для всего проекта :))))
—
des00
(12.03.2004 16:22,
пустое
)
Вопрос к опытным ПЛИСовцам (+)
—
druzhin
(12.03.2004 12:43, 528 байт)
Надо конкретизировать выражение "куча интеллектуальных функций".
—
V61
(12.03.2004 16:07,
пустое
)
Для людей, которым для FPGA программировать "не сложнее, чем на контроллере" (цитирую) совет может быть только один: попробовать РЕАЛЬНО что-либо сделать. Извините за прямоту, но попахивает студенчеством :)) типа "я все могу, Билли дурак" e.t.c. Если по существу, совет такой: для принятия решений возьмите что-нибудь попроще типа AVR; ей же плюс DataFlash загрузите конфигурацию. Шины формировать - FPGA. Срок - 2 месяца на первый пуск, плюс еще 2 - на доведения до ума. Денег - из расчета $700 в месяц.
—
Willie
(12.03.2004 16:03,
пустое
)
За 2 месяца я уже сделал. Сейчас довожу до ума вот уже месяц.
—
druzhin
(12.03.2004 17:29,
пустое
)
Ответ: То есть, вопрос стоИт, сколько брать с заказчика за уже проделанную работу?
—
Log
(12.03.2004 18:34,
пустое
)
Ответ: А почему обязательно делать это на ПЛИС? Поставить или процессор хороший+ПЛИС для реализации нестандартных шин, или какую-нибудь систему на кристалле.
—
Log
(12.03.2004 14:56,
пустое
)
Потому что я хорошо умею на верилоге делать процессороподобные фиговины, конечные автоматы и прочие похожие штуки. Мне это не сложнее, чем на контроллере. А в проекте обязательно будет fpga для формирования шин.
—
druzhin
(12.03.2004 15:45,
пустое
)
Ответ: При наличии хорошей документации и описания того чего нужно сделать, это примерно 3 месяца на 150 тыс вентилей на написание кода и симуляцию, далее все будет зависеть от опыта того кто это будет делать, но обычно на отладке ожидаешь времени в 3 раза меньше чем это обычно занимет. А оплата зависит от географии
—
Vitus_strom
(12.03.2004 14:35,
пустое
)
Насчёт времени могу сказать: тщательно всё просчитайте и умножьте на 3. Месяцев 4-5 где-то до полного вылизывания. (-)
—
Alesandro
(12.03.2004 13:55,
пустое
)
Сори за OFF. Не подскажет ли кто, где можно недорого и быстро в Москве распаять платы с планарными элементами (без BGA)? Партия не большая - 100...200 шт. Кроме Зеленограда.
—
Digger
(12.03.2004 12:34,
пустое
)
Квартус-4 - ЗВЕРЬ!!! Работает быстрее, разводит лучше! Огромное спасибо помогшим в обретении оного! (-)
—
Alesandro
(12.03.2004 12:19,
пустое
)
Ответ: А вот у меня для серии МАХ7000S хуже разводит
—
dinam
(17.03.2004 14:23, 102 байт)
Пятничный ликбез: что такое сложность в гейтах? Если у меня есть верилог - программа, то какой софт мне скажет ответ в гейтах?
—
SKov
(12.03.2004 12:16,
пустое
)
Скажет синтезатор. В отчете. Если его попросить об этом. Или специальные программы проверки DRC.
—
SM
(12.03.2004 12:32,
пустое
)
Давайте конкретизируем. Пусть имеется МАХ+. Как ему сказать, что требуется подсчитать какие-то гейты? Кстати, что такое гейт так и осталось в тумане.
—
SKov
(12.03.2004 14:51,
пустое
)
Один гейт обычно это одна комплементарная пара P и N полевиков. Как это считать в макс-плюсе я понятия не имею.
—
SM
(12.03.2004 15:05,
пустое
)
Ой, вроде бы гейтом считалось нечто типа (нечто достаточное для) 2И-НЕ. Т.е. это два N-канальных и два P-канальных полевика.
—
ReAl
(12.03.2004 17:59,
пустое
)
Тут абсолютно точно - один гейт - одна комплементраная пара. Элемент 2И-НЕ сделан из 4-х транзисторов и занимает площадь 2 гейта.
—
SM
(12.03.2004 18:03,
пустое
)
Ну тогда вопросов больше нет :-) Может я с нашими старыми "НВМ" спутал, там единицей была "ячейка" и транзисторов там было как бы не 6.
—
ReAl
(12.03.2004 19:27,
пустое
)
Я думаю, примерно, можно оценить (+)
—
SM
(12.03.2004 15:09, 97 байт)
А причем здесь микруха? Сложность (в гейтах) приводится без всяких ссылок на микрухи.(См., например, http://www.4i2i.com/golay.htm). Я думаю, что гейты имеют отношение к реализации на ASIC.
—
SKov
(12.03.2004 15:52,
пустое
)
Гейты имеют непосредственное отношение к ASIC, и то только для тех, что на Gate Array сделаны. А вот (+)
—
SM
(12.03.2004 16:00, 571 байт)
не, АЗИКи давно в гейтах не меряют (по крайней мере я не застал таких мер) - меряют в площадях
—
yes
(12.03.2004 15:59, 461 байт)
Неа (+)
—
SM
(12.03.2004 16:06, 256 байт)
В подтвержрение выдержка из репорта DRC'шки от простенького асика(+)
—
SM
(12.03.2004 16:08, 741 байт)
А что за софт?
—
SKov
(12.03.2004 16:16,
пустое
)
В данном случае это специальная прога, предоставленная фабрикой-производителем кристалла. Синтез был Synopsys DC.
—
SM
(12.03.2004 16:19,
пустое
)
Специальная прога...Тогда все понятно ;)
—
SKov
(12.03.2004 16:26,
пустое
)
Можно это и без специальной проги - синопсис ДЦ выдает занимаемую в гейтах площадь прямо в процессе синтеза. Только он не расписывает по отдельным ячейкам, а показывает сумму.
—
SM
(12.03.2004 16:29,
пустое
)
кой чё из жизни...
—
zlyh
(12.03.2004 17:01, 676 байт)
Так и я говорил (+)
—
SM
(12.03.2004 17:12, 100 байт)
Еще командой report_area можно в дизайн-аналайзере (часть Synopsys DC) посмотреть.
—
SM
(12.03.2004 16:32,
пустое
)
А Synopsys под Win бывает?
—
SKov
(12.03.2004 18:47,
пустое
)
Больше того, в закромах лежит. 2000.05
—
SM
(12.03.2004 19:27,
пустое
)
area report бывает во всех асик-синтезаторах
—
yes
(12.03.2004 19:12,
пустое
)
AT17C (5 В) и ACEX(3,3 В) - не выгорит? Datasheet невнятный
—
SSN
(12.03.2004 11:26, 232 байт)
Не выгорит. Проверено.
—
Андрей Пр.
(13.03.2004 09:57,
пустое
)
Ответ: Другое дело, проверь, поймет ли AT17C сигналы ACEX'а.
—
Log
(12.03.2004 15:01,
пустое
)
Datasheet общий на AT17C 010 и AT17LV010 (CD Промэлектроники)
—
SSN
(12.03.2004 15:23,
пустое
)
Ответ: Открываем описание и видим: VI Input voltage от –0.5 до 5.75 V
—
Log
(12.03.2004 14:59,
пустое
)
Ответ: IO выводы толерантны к 5вольт
—
ur3itp
(12.03.2004 11:40,
пустое
)
В ЕРС2 выводы DCLK, DATA, nCASC не терпят 5 В при питании 3,3 В, а другие - терпят.
—
SSN
(12.03.2004 17:19, 243 байт)
Ответ: Это же выходы :-). Зачем им быть совместимыми с 5 В?
—
Log
(12.03.2004 18:38,
пустое
)
Ответ: Вот именно - выводы I/O ACEX толерантны.
—
SSN
(12.03.2004 15:13,
пустое
)
help!!!
—
3a
(12.03.2004 09:45, 90 байт)
Ответ: Забей и ставь MAX3000A.
—
Log
(12.03.2004 15:01,
пустое
)
Программирование конфигурационной памяти для ПЛИС. Спасибо всем за советы. Проблема окозалась в LPT порте (видемо подпален), но принтер при этом работает. На другой машине все сразу отлично заработало.
—
Valdemar
(12.03.2004 04:16,
пустое
)
Ответ: Порт должен быть в том режиме который нужен кабелю, плюс не все порты работают правильно (по спецификации)
—
Vitus_strom
(12.03.2004 14:37,
пустое
)
Интересует такие вот софтины. Мож кто видел... Подскажите очень плиз (+)
—
SM
(11.03.2004 23:59, 35 байт)
Недавно на лаогу под линух IC5033 весела.
—
trofim
(12.03.2004 13:59,
пустое
)
Может быть конечно меня глючит, но я некоторое время назад видел IC на лаогу.
—
Деревянный бодхисаттва
(12.03.2004 13:05,
пустое
)
Была, но кончилась
—
miki
(12.03.2004 14:47,
пустое
)
shit happens
—
Деревянный бодхисаттва
(12.03.2004 15:21,
пустое
)
Входят в состав IC
—
KA
(12.03.2004 00:31,
пустое
)
Ценная информация. А где есть IC?
—
SM
(12.03.2004 09:35,
пустое
)
Да, да!!! Если есть, то где?
—
GroundCtrl
(12.03.2004 11:50,
пустое
)
а оно есть под Вынь?
—
yes
(12.03.2004 11:44, 383 байт)
Есть под вынь - точно. Не найдем под вынь нормальную-подходящую, так и сан и солярис поставим.
—
SM
(12.03.2004 11:58,
пустое
)
По крайней мере по отдельности Virtuoso и Dracula точно есть.
—
SM
(12.03.2004 11:59,
пустое
)
IC5033 под win нет и не будет, под есе остальное есть (Linux, Solaris, HP)
—
miki
(12.03.2004 12:15,
пустое
)
Да. Я ошибся. Кстати на cadence.com вообще сказано, что она (IC) только 64-битная бывает.
—
SM
(12.03.2004 12:30,
пустое
)
Пины в CoolRuner XPLA3
—
Kostik
(11.03.2004 21:56, 891 байт)
Ответ: Проблем не было, использовал UCF
—
Vitus_strom
(12.03.2004 14:41, 15 байт)
PLD можно сравнивать только с PLD, т.к. у них архитектура совсем другая, чем у FPGA. У 9500XL термов на FB в полтора раза больше, чем у CR, поэтому она ...
—
svt
(12.03.2004 10:11, 666 байт)
Дело IMHO в том, что в COOLRUNNER, по сравнению с XC95*** ресурсы трассировочной матрицы гораздо скромнее. Сравните их по DS, и все станет ясно.
—
P_Andrey
(12.03.2004 12:18,
пустое
)
Как полно вы забили Микросхему? Под 100% трудно разводится, надо большую емкость ставить. А так классные чипы. Я сначала делал проект, потом давал схему с полученными выводами. Есть, встречаются критичные выводы, которые надо менять в процессе проектирования...Важно иметь заполненность чипа около 50-60% и корректировки не страшны...
—
АлГа
(12.03.2004 09:21,
пустое
)
Ответ: Примерно на 50% Меня поэтому и удивило нежелание проекта разводиться
—
Kostik
(12.03.2004 12:33,
пустое
)
Можно дополнить (+)
—
АлГа
(12.03.2004 14:05, 578 байт)
Конечно может быть(+)
—
АлГа
(12.03.2004 15:29, 137 байт)
XCR3256TQ144, Verilog, ноги задаются в ucf-файле. Все заданы правильно, но при изменениях в проекте фиттер ругался, то на один сигнал, то на другой
—
Kostik
(12.03.2004 19:39,
пустое
)
Или так (+)...
—
АлГа
(12.03.2004 23:22, 584 байт)
Сперва делал по первому варианту, потом покрутил настройки фитера и он согласился с моим ucf? но пугает неопределённость при последующих возможных переделках проекта
—
Kostik
(13.03.2004 11:58,
пустое
)
Все нормально получается (+)
—
АлГа
(13.03.2004 13:28, 491 байт)
И еще (+)
—
АлГа
(14.03.2004 16:33, 201 байт)
Ответ:
—
АлГа
(14.03.2004 15:10,
пустое
,
ссылка
)
Согласно (+)..
—
АлГа
(14.03.2004 23:51, 187 байт)
Ответ:
—
АлГа
(14.03.2004 14:20,
пустое
,
ссылка
)
Все нормально получается (+)
—
АлГа
(13.03.2004 12:48,
пустое
)
Что можно делать (+)
—
АлГа
(12.03.2004 22:04, 523 байт)
Неплохой редактор (и шаровой) подсветка немыслимого числа языков (в т.ч. AHDL, VHDL, Verilog, ABEL, CUPL и пр.), экпорт в HTML и т.п. Может кому сгодится.
—
Victor®
(11.03.2004 19:52,
пустое
,
ссылка
,
картинка
)
Спасибо!
—
Andy_P
(12.03.2004 11:33,
пустое
)
не получается моделировать в A-HDL 6.1(без сервис пака) edf(+)
—
Postoroniy_V
(11.03.2004 19:44, 174 байт)
Байт бластер и Альтера на одном LPT???
—
SKov
(11.03.2004 19:43, 676 байт)
Я в таком случае заложил на плату 74HC257, которая одной перемычкой переключала линии так, что альтерина программировалась без байт-бластера. (+)
—
ReAl
(12.03.2004 18:02, 197 байт)
Опять за кодировкой не уследил, руки на автомате не ту включали в пару к латинице. А вот у CoolRunner есть классная ножка - ноги JTAG использовать как пользовательские или как JTAG. Т.е. (+)
—
ReAl
(12.03.2004 18:05, 102 байт)
Ответ: Ставь второй LPT-порт.
—
Log
(12.03.2004 01:08,
пустое
)
При программировании выводы CPLD переводятся в неактивное состояние. Какой сигнал это делает?
—
SKov
(12.03.2004 09:08,
пустое
)
Это делает не сигнал, а команда по JTAG "стереть флеш".
—
SM
(12.03.2004 09:36,
пустое
)
Была мысль развязать именно этот сигнал. Жаль, что его не существует ;)
—
SKov
(12.03.2004 10:05,
пустое
)
Проще не юзать для ПЛИС то, что надо для ее JTAG и наоборот :) То есть пины поделить по братски :)
—
SM
(12.03.2004 10:10,
пустое
)
Altera design flow. Проблема выбора.
—
yurich
(11.03.2004 18:41, 1014 байт)
Quartus имеет очень сильный синтезатор с верилога. Зачем Synplify?
—
SM
(11.03.2004 23:12,
пустое
)
IMHO Quartus+Verilog-XL или Quartus+Modelsim.
—
SM
(11.03.2004 23:13,
пустое
)
Если в Quartus приличный синтезатор Верилога, то тогда Quartus+Modelsim выглядит наиболее приемлемо. Тем более, что ModelSim при при покупке Quartusa тоже дают.
—
yurich
(12.03.2004 12:05,
пустое
)
Да, синтезатор очень даже приличный, и чего только не поддерживает. А верилог-XL вроде самый sign-off'ный симулятор из всех симуляторов.
—
SM
(12.03.2004 14:42,
пустое
)
ActiveHDL -> Synplify -> Quartus. ActiveHDL является средой, из которой в пакетном режиме запускаются другие 2.
—
undefined
(11.03.2004 19:06,
пустое
)
Предыдущий пост был мой. Конфа глюкнула?
—
Сидоргек
(11.03.2004 19:09,
пустое
)
Глюкнуть - эт легко :))). То есть в случае использования ActiveHDL вся разработка происходит в нем? А симуляция в Modelsim?
—
yurich
(12.03.2004 12:24,
пустое
)
Жизнь заставляет переходить с CPLD на FPGA. Никак не могу понять, в конфигурационных ПЗУ есть защита от считывания или нет? При программировании EPC2 в максе (через ByteBlasterMV) птичка "Security Bit" не ставится, да и в настройках об этом ничего не нашел.
—
Леха
(11.03.2004 17:21,
пустое
)
Ответ: Делаешь проект из FPGA, и к ней - маленькую CPLD, в которой прошиваешь защиту.
—
Log
(12.03.2004 01:10,
пустое
)
А как по-вашему этот "секретный бит" будет работать, если в любом случает информация ДОЛЖНА считываться из ЕРС при загрузке?(-)
—
Alesandro
(11.03.2004 17:24,
пустое
)
А как тогда при использовании FPGA от врагов защищаются ?
—
Леха
(11.03.2004 18:42,
пустое
)
Батарейку ставят
—
Деревянный бодхисаттва
(11.03.2004 20:00,
пустое
)
Шутник :) А если серьезно? Шеф тушуется, заставляет все в CPLD пихать. Многие компании делают проекты под заказ на FPGA, потом дают образец заказчику на испытания. Получается, что прошивку слить можно из ПЗУ и всех послать? Или не все так плохо?
—
Леха
(11.03.2004 20:20,
пустое
)
Я серьезно. Последние Virtex'ы умеют загружаться шифрованным 3DES bitstream'ом, ключи для дешифровки при этом хранятся внутри Virtex'а, у которого есть спец. нога для подключения батарейки. Кушает при этом он какие-то наноамперы. Или можно использовать flash/antifuse FPGA от, скажем Actel.
—
Деревянный бодхисаттва
(11.03.2004 20:42,
пустое
)
А если помеха какая сбросит внутреннее "хранилище" ключа, тогда как?
—
_Aquarius_
(12.03.2004 10:22,
пустое
)
Тогда все, пи&@#ц =)
—
Деревянный бодхисаттва
(12.03.2004 13:03,
пустое
)
Ууууу, прелесть то какая :)
—
_Aquarius_
(12.03.2004 15:10,
пустое
)
Как на войне, ага
—
Деревянный бодхисаттва
(12.03.2004 15:23,
пустое
)
Уважаемый druzhin поверте почту.
—
Fnutik
(11.03.2004 16:44,
пустое
)
Help! GERMS monitor не откликается из OnChipMemory. Гружу pof-файл в EP1C3. В чем может быть дело?
—
RYury
(11.03.2004 16:22,
пустое
)
есть ли в Москве сборщики, способные смонтировать 0402 (или даже 0201!) компоненты на партии 20 плат?
—
yes
(11.03.2004 15:57, 167 байт)
Фаствел?
—
Деревянный бодхисаттва
(11.03.2004 17:32,
пустое
)
Ответ: А где ты их берешь, 0402 и 0201, если не секрет?
—
Log
(11.03.2004 16:40,
пустое
)
Ответ: А тебе надо?
—
Vitus_strom
(12.03.2004 14:44, 15 байт)
пока нигде, вроде сказали - найдешь где монтировать - достанем...
—
yes
(11.03.2004 19:05,
пустое
)
Подскажите, где на Украине можно купить ZBT / SyncSRAM 4-18Mb (например Cypress | Micron), желательно industrial ?
—
_Aquarius_
(11.03.2004 14:22,
пустое
)
Ставлю поиск по конференции www.telesys.ru/wwwboards/fpga по слову "Cyclone".Получаю сообщение - Искомая комбинация слов нигде не встречается.Что я делаю не так?
—
Survivor
(11.03.2004 12:18, 173 байт)
Лучше всего закачать все конференции себе на винт и потом искать на нём. Только "внутрености" топиков, увы, недосигаемы....
—
algent
(12.03.2004 02:34,
пустое
)
Можно в гугле залезть в расширенный поиск, написать cyclone и в поле "домен" указать www.telesys.ru
—
P_Andrey
(11.03.2004 13:57,
пустое
,
ссылка
)
а можно просто: site:telesys.ru
—
yes
(11.03.2004 15:59,
пустое
)
Поиск по конфе давно не работает... (-)
—
Alesandro
(11.03.2004 13:10,
пустое
)
Подскажите, чем отличается Quartus4 web от полной версии, может оно мне не надо? Неохота 480М тянуть.
—
Зок Мёдов
(11.03.2004 11:39,
пустое
)
To: yurich с прошлой страницы (+)
—
_Aquarius_
(11.03.2004 10:42, 80 байт)
Ответ: хорошо, щас пошлю...обоим...
—
yurich
(11.03.2004 18:11,
пустое
)
Thanks a lot.
—
_Aquarius_
(12.03.2004 15:12,
пустое
)
Ответ: И мне плиз СС
—
ARM
(11.03.2004 10:48,
пустое
)
Использую HDL Designer и Leonardo. Как подсунуть им .UCF или .SDC (жесткую привязку ножек)?
—
eugeny
(11.03.2004 10:14,
пустое
)
Tools->FlowTabs, Затем:Physical->...
—
DmitriP
(11.03.2004 16:01,
пустое
)
Помогите плиз, I____S___E 6____2 скачать,
—
ARM
(11.03.2004 09:51,
пустое
)
В закромах есть, оттуда скачайте
—
Деревянный бодхисаттва
(11.03.2004 12:07,
пустое
)
Киньте адресок на мыло, а то не помню я уж старый адрес.
—
cms
(11.03.2004 15:46,
пустое
)
.
—
Деревянный бодхисаттва
(11.03.2004 16:23, 64 байт)
Ответ: А как туда попасть
—
ARM
(11.03.2004 12:14,
пустое
)
Эн страниц назад здесь (или в DSP?) были подробные инструкции
—
Деревянный бодхисаттва
(11.03.2004 14:01,
пустое
)
народ посоветуйте что почитать новичку по vhdl
—
kos
(11.03.2004 08:29,
пустое
)
Doug Chi "HDL Chip Design"
—
Деревянный бодхисаттва
(11.03.2004 17:32,
пустое
)
Verilog лучше.
—
druzhin
(11.03.2004 10:36,
пустое
)
Ответ: VHDL и Verilog это как мама и папа: говорят про одно и то же ,но немного по разному.А кто из них лучше?
—
ZH
(11.03.2004 10:46,
пустое
)
Когда какой-нибудь один язык уже знаешь, то на нём и работай, набирай опыт. Но если ты ещё только выбираешь, чего начать изучать (verilog or vhdl), тогда verilog.
—
druzhin
(11.03.2004 12:05,
пустое
)
Ответ: попробуйте http://www.ami.ac.uk/courseware/adveda/ch4/adveda04notes.html и другие статьи ,там же
—
ZH
(11.03.2004 10:32,
пустое
)
Xilinx ISE 6.2, ChipScope 6.2, Aldec 6.2SP1 и др.. Отвечу на email
—
Vlad23
(11.03.2004 06:59,
пустое
,
ссылка
)
Программирование конфигурационной памяти для ПЛИС
—
Valdemar
(11.03.2004 06:52, 523 байт)
Ответ: Такое еще бывает, когда байт бластер не запитан как положено
—
Alex11
(11.03.2004 10:07, 107 байт)
Добрый день господа! Скачал с лаогу Q4, с тем аспирином(+)
—
des00
(11.03.2004 06:16, 232 байт)
Ответ:
—
SAZH
(11.03.2004 10:17, 120 байт)
так сделайте на диск
—
net
(11.03.2004 10:37,
пустое
)
Ответ: Буду признателен за подробный ответ
—
SAZH
(11.03.2004 10:41,
пустое
)
лицензию сгенери не для карты а для "винта" (НЖМД)
—
Postoroniy_V
(11.03.2004 16:12,
пустое
)
Присоединяюсь к вопросу :))
—
des00
(11.03.2004 13:03,
пустое
)
Заполнить форму для отправки сообщения
|||
Телеконференции
|||
Главная страница
|||
Конференция без кадра
|||
Архив без кадра