[an error occurred while processing this directive]
Ответ: Примерно на 50% Меня поэтому и удивило нежелание проекта разводиться
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
Kostik
12 марта 2004 г. 12:33
В ответ на:
Как полно вы забили Микросхему? Под 100% трудно разводится, надо большую емкость ставить. А так классные чипы. Я сначала делал проект, потом давал схему с полученными выводами. Есть, встречаются критичные выводы, которые надо менять в процессе проектирования...Важно иметь заполненность чипа около 50-60% и корректировки не страшны...
отправлено АлГа 12 марта 2004 г. 09:21
Составить ответ
|||
Конференция
|||
Архив
Ответы
Можно дополнить (+)
—
АлГа
(12.03.2004 14:05, 578 байт)
Конечно может быть(+)
—
АлГа
(12.03.2004 15:29, 137 байт)
XCR3256TQ144, Verilog, ноги задаются в ucf-файле. Все заданы правильно, но при изменениях в проекте фиттер ругался, то на один сигнал, то на другой
—
Kostik
(12.03.2004 19:39,
пустое
)
Или так (+)...
—
АлГа
(12.03.2004 23:22, 584 байт)
Сперва делал по первому варианту, потом покрутил настройки фитера и он согласился с моим ucf? но пугает неопределённость при последующих возможных переделках проекта
—
Kostik
(13.03.2004 11:58,
пустое
)
Все нормально получается (+)
—
АлГа
(13.03.2004 13:28, 491 байт)
И еще (+)
—
АлГа
(14.03.2004 16:33, 201 байт)
Ответ:
—
АлГа
(14.03.2004 15:10,
пустое
,
ссылка
)
Согласно (+)..
—
АлГа
(14.03.2004 23:51, 187 байт)
Ответ:
—
АлГа
(14.03.2004 14:20,
пустое
,
ссылка
)
Все нормально получается (+)
—
АлГа
(13.03.2004 12:48,
пустое
)
Что можно делать (+)
—
АлГа
(12.03.2004 22:04, 523 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru