Отправлено svt 12 марта 2004 г. 10:11 В ответ на: Пины в CoolRuner XPLA3 отправлено Kostik 11 марта 2004 г. 21:56

...разводится прощще, чем CoolRunner при большой загруженности кристалла. Для PLD надо помнить, что ее Cell тесно связана с соответствующим PINом, на который выходит либо триггер ячейки, либо логика ячейки. Либо - либо. Поэтому, если в проекте много логики и какие-то узлы требуют объединения нескольких ячеек, то часто получается, что какие-то ноги и триггеры остаются недоступными.
Основное правило для достижения эффективного использования PLD - максимально обеспечить структуру схемы следующей: "I/O -> логика -> триггер -> I/O". Особенно логика -> триггер, а не наоборот.
Все это описано где-то в даташитах и мануалах и опробовано и так оно и есть.

• Дело IMHO в том, что в COOLRUNNER, по сравнению с XC95*** ресурсы трассировочной матрицы гораздо скромнее. Сравните их по DS, и все станет ясно. — P_Andrey   (12.03.2004 12:18, пустое)