Отправлено yurich 11 марта 2004 г. 18:41

После многих лет работы с MaxPlus, Quartus пришло чувство что есть более совершенные средства проектирования :-)))
Раньше все писалось на AHDL и схемами рисовалось. Не очень-то много проектов сделано, так делал девайсы с нуля и до продукта один. А теперь вот надо и NIOS приплетать, и симуляцию более эффективную хочется, и т.д.

Пока видится сочетание Synplify + Quartus + Modelsim. Так как не знаю ни VHDL, ни Verilog, то на чем начинать писать - поровну. Пока в сторону VHDL смотрю - описаний вроде больше, и примеров. Квартус, как я понял, не лучший компилятор VHDL и Verilog.

Но есть еще ActiveHDL, Amplify и т.д. Про что ето всё и чем оно отличается - не знаю :-(, а на попробовать времени не хватит - один я в конторе по железу.

Вот прошу опытом поделиться, у кого какой Design Flow. Есть ли какие проблемы скормить тому же Моделсиму проекты с AHDL и схемами? Или есть более удобные симуляторы, чем Моделсим?
Конечно понимаю, что на вкус и цвет... Но за любые мысли/идеи буду благодарен.

Сергей

• Quartus имеет очень сильный синтезатор с верилога. Зачем Synplify? — SM   (11.03.2004 23:12, пустое)
  • IMHO Quartus+Verilog-XL или Quartus+Modelsim. — SM   (11.03.2004 23:13, пустое)
    • Если в Quartus приличный синтезатор Верилога, то тогда Quartus+Modelsim выглядит наиболее приемлемо. Тем более, что ModelSim при при покупке Quartusa тоже дают. — yurich   (12.03.2004 12:05, пустое)
      • Да, синтезатор очень даже приличный, и чего только не поддерживает. А верилог-XL вроде самый sign-off'ный симулятор из всех симуляторов. — SM   (12.03.2004 14:42, пустое)
• ActiveHDL -> Synplify -> Quartus. ActiveHDL является средой, из которой в пакетном режиме запускаются другие 2. — undefined   (11.03.2004 19:06, пустое)
  • Предыдущий пост был мой. Конфа глюкнула? — Сидоргек   (11.03.2004 19:09, пустое)
    • Глюкнуть - эт легко :))). То есть в случае использования ActiveHDL вся разработка происходит в нем? А симуляция в Modelsim? — yurich   (12.03.2004 12:24, пустое)