[an error occurred while processing this directive]
|
скопируй в файл <твой_ModelSim_SE>/modelsim.ini абзацы "Verilog session" и "VHDL session" из файлов <твой_ModelSim_Xilinx_Edition>/modelsim.ini и <твой_ModelSim_Altera_Edition>/modelsim.ini. Ещё скопируй папки <твой_ModelSim_Xilinx_Edition>/xilinx и <твой_ModelSim_Altera_Edition>/altera в <твой_ModelSim_SE>/.
E-mail: info@telesys.ru