Отправлено DDS 02 марта 2004 г. 16:21 В ответ на: А кто-нибудь занимался формированием в цифре квадратурных каналов? Интересует вопрос формирования опорного сигнала в цифровом виде (Sin и Cos каналов). Частота дискртизации 112 МГц. Шаг перестройки - 4 Гц. отправлено Fnutik 02 марта 2004 г. 15:36

берешь компонентик DDS из CoreGen Xilinx, реализует практически любую разрядность приращения фазы аккумулятора, глубину и ширину таблицы синуса (из доступных ресурсов FPGA), так вот с 28-ми разрядным приращениме фазы и 14-ти разрядным квадратурным выходом на Virtex-E-7 112МГц вытянет, на Virtex-2 и 150МГц без проблем.
Не хочется black box - так тоже самое можно написать и вручную, но с помощью CoreGen - дело буквально пяти минут.

Удачи

• Большое спасибо — Fnutik   (03.03.2004 14:45, пустое)
• я вот никак не пойму а чего хорошего в DDS? кроме вирутальной частоты - одни проблемы — net_net   (02.03.2004 17:07, пустое)
  • Простота реализации: таблица синуса на четверть периода с адресацией текущим значением фазы аккумулятора, что ещё проще? (кроме, может, генерации его же на БИХ-е, со своими нюансами) — DDS   (03.03.2004 11:07, пустое)
    • Мнимая простота. — V61   (03.03.2004 12:57, 646 байт)
    • формирование синуса через таблицу идет в любом цифровом методе - а вот приращение по фазе постоянное но разное для разной частоты - как то не в кайф - хотя и приводят ослабление очень хорошее но фазовый шум и нестабильность то получается - ведь частота которая формируется она типа средняя или я не правильно понимаю? — net_net   (03.03.2004 11:20, пустое)