[an error occurred while processing this directive]
|
Подскажите схемотехническую реализацию входных цепей для логического анализатора (до 120 МГц, max 32 канала), чтобы входы были толерантны к уровням логических сигналов 2.5V, 3.3V, 5V. На выходе - уровни 3.3V, идет напрямую в EP20K100.
E-mail: info@telesys.ru