Отправлено yes 20 февраля 2004 г. 10:35

при этом тактовый сигнал 2ГГц не подавать, а сделать это на задержках элементов

сильно подозреваю, что на ПЛИС такое будет плохо работать - температурная нестабильность, разброс параметров и т.п., но может есть для этого более подходящие ПЛИС-ки (тот же Асtel например)?

лично я, думаю, что проще это все на специальных схемках делать, но спросили про ПЛИС...

• Да зачем вообще .. ? такое ? может проще так начать //// извиняюсь попал наверх видимо ...постараюсь!!! — jack_   (22.02.2004 02:44, пустое)
• Если доступен Oki (не принтер, а чип, ) то 26 Ps мозя якобы ( чем не шутит ч.... ) (ой суевере н_) — jack_   (22.02.2004 02:40, пустое)
• Кстати, зачем это? Логический анализатор собрались делать? =) — Деревянный бодхисаттва   (20.02.2004 12:06, пустое)
• Можно, я пробовал. — Деревянный бодхисаттва   (20.02.2004 12:04, 247 байт)
  • это нужно для low-cost стробоскопа - но сязать LUT-ы мне кажется плохо из-за температуры, а про PLL/DLL не понял — yes   (20.02.2004 13:37, пустое)
    • вопрос не в совсем в тему а на сколько это low-cost стробоскоп??(+) — des00   (20.02.2004 15:52, 130 байт)
      • мое дело цифрА - а че там получится (тем более проект не наш и мне удалось доказать, что ПЛИС не катит) — yes   (20.02.2004 18:07, 109 байт)
        • 30 баксов ИМХО не реально сделать сторобоскоб больше чем на 50-100 метров ))(+) — des00   (21.02.2004 08:40, 93 байт)
    • Насколько я понимаю, здесь спасет только периодическая калибровка или термостат для FPGA =) А DLL - это delay locked loop; в Xilinx'ах это линия задержки с 256 делениями по примерно 50 пс, которая в том числе умеет сдвигать фазу тактового сигнала. — Деревянный бодхисаттва   (20.02.2004 13:43, 90 байт)
    • в смысле - DLL в ксайлинсе управляется каким-то бэкграундовым механизмом недоступным пользователю — yes   (20.02.2004 13:43, пустое)
      • я даже не нашел величину дискрета — yes   (20.02.2004 13:44, пустое)
        • Сдвиг фазы регулируется пользователем (там, если я правильно помню, есть входы типа фаза+ и фаза-) — Деревянный бодхисаттва   (20.02.2004 13:45, пустое)
          • Но там джиттер достаточно большой — Деревянный бодхисаттва   (20.02.2004 13:47, пустое)
            • джитер там как раз маленький, но вход (доступныq пользователю) - reset — yes   (20.02.2004 14:00, 129 байт)
              • Нет, я точно помню что фазу там можно двигать ручками как хочешь. По крайней мере в последнем поколении чипов (V-II, S-3) — Деревянный бодхисаттва   (20.02.2004 14:08, пустое)
                • А джиттер порядка 100 пс это разве мало? 0.5 пс это мало, да =) — Деревянный бодхисаттва   (20.02.2004 14:10, пустое)
                  • Вот из user guide по V-II Pro — Деревянный бодхисаттва   (20.02.2004 14:11, 431 байт)
                    • наверно это только у V-II Pro (может у V-II и S-3), но у V и S2 таких входов нет — yes   (20.02.2004 14:16, 110 байт)
                      • Да, верно. Фазу умеет сдвигать DCM, а в старых чипах вместо него просто DLL. — Деревянный бодхисаттва   (20.02.2004 14:19, пустое)
                      • то есть смотреть надо на привычный Xilinx? — yes   (20.02.2004 14:18, пустое)
                        • Ну, в принципе, там все есть, что нужно. А уж куда смотреть - вам лучше знаять я думаю =) — Деревянный бодхисаттва   (20.02.2004 14:20, пустое)
• Любой ПЛИС с PLL (+) — SM   (20.02.2004 11:39, 280 байт)
  • Оп. Сорри, похоже погорячился (+) — SM   (20.02.2004 11:50, 83 байт)
    • Это похоже надо (+) — SM   (20.02.2004 11:56, 1659 байт)
      • да интересно, а этот фаз-шифт как какой-то констрейн задается? — yes   (20.02.2004 13:51, 227 байт)
        • Шифт фаз задается (+) — SM   (20.02.2004 14:08, 369 байт)
        • с каждого выхода получить (подать внутри PLL) — yes   (20.02.2004 13:52, пустое)
• лучше не парить мозг а взять готовые програмируемые линии задержки с шагом от 150пс и маленьким джитером за 30$ у TI — des00   (20.02.2004 11:18, пустое)
  • тьфу т.е. у Dallas — des00   (20.02.2004 11:18, пустое)
    • и у тех и у других есть — yes   (20.02.2004 13:44, пустое)
• Ну, задача не очень понятно. Можно на ПЛЛках делать (там есть работа с фазой) - Стратиксы, возможно на Стратиксе 2 1.5 (?) ГГц работать... А в остальном - если-б задачу знать, то вероятно есть и иной способ решения :) — азванофаз_в_изгнании   (20.02.2004 11:10, пустое)
  • задача - запускать sample-and-hold c программируемой задержкой — yes   (20.02.2004 14:07, 219 байт)