Отправлено SM 19 февраля 2004 г. 12:32 В ответ на: вобще-то правила хорошего тона советуют избегать тристабильных шин в ASIC-ах отправлено yes 19 февраля 2004 г. 09:11

мастеров очень дохрена. Это порядка 70..80-ти регистров разных периферийных модулей, подвешенных к процессору. Шин естессно две, так как все регистры двухпортовые. С шиной "туда" вопросов нет - каждому свой енабле, дерево по непревышению нагрузки, и все довольны. А вот с шинами на read - там вопросы.

Дерево XOR'ов это конечно хорошо, но для меня ново. Почему XOR? Примерно так сейчас и сделано внутри периферийных модулей, только дерево NAND'ов при этом на каждый второй сигнал с регистра заходит через инверторы. Оно работает, и нормально. XOR по прикидкам тормознее должен быть. А дальше все модули идут на шину чтения ядра через мультиплексор. Вроде количество этих модулей позволяет подключить их через тристабильную шину, не превысив нагрузочной способности. Причем длительность импульса разрешения есть пол-такта, посему контеншенов быть не может. Вот я и хочу именно поиграться в более-менее реальной жизни, а не в симуляторе, с этой тристабильностью. И решить, стоит ли игра свеч.

Про "кто такое будет программировать" я совершенно не понял. Это как всегда АОНостроение, и программировать будет тот, кто и раньше :))

P.S.
А может Вы знаете, как синтезируются на GA модули двухпортовой latch-based асинхронной памяти? Мы юзали готовый IP-кор двухпортовки, и это единственное, что не самодельное. Там ведь необходимо как раз что-то типа того. Только в отличие от двухпортовки естессно используются отводы от каждого бита.

• мастер это тот, кто RD WR выставляет, а не тот кто шину данных дергает — yes   (19.02.2004 13:50, 560 байт)
  • Ответ: (+) — SM   (19.02.2004 13:53, 114 байт)