Отправлено DASM 18 февраля 2004 г. 21:25

я вот учусь помаленьку, не очень пока понимаю
вобщем одно и тоже на Verilog
там счетчик, регистр SPI и немного логики
MAX более 20 бит сделать не могет - не влезает пишет
Quartus - 28 впихивает
Правда я вот что увидел. Там суть такая, счетчик увеличивается, при определенном условии его содержимое переписывается в SPI регистр и счетчик обнуляется
я явно завел 2 массива, счетный и SPI
MAX их оставил, и как я понял, использовал еще регистры для работы библиотечного lpm_add
Quartus же сам счетный регистр выкинул (!?) и использовал для работы те, что юзает lpm_add
Это все конечно круто, но терзают сомнения... В симуляторе вроде все неплохо.
Это Quartus действительно настолько лучше оптимизирует ?

• Ответ: Да одинаковый у них Fitter — Vjacheslav   (19.02.2004 10:24, 141 байт)
  • Fitter одинаковый, а синтезатор разный! — Andy_P   (19.02.2004 11:46, пустое)
    • Ответ: И ядро синтезатора тоже! — Vjacheslav   (19.02.2004 16:08, 71 байт)
• Ответ: — SAZH   (19.02.2004 10:11, 162 байт)