[an error occurred while processing this directive]
|
Bus Holder сделать нельзя. Скорость однозначно меньше, чем через мультиплексоры. Количество подключенных устройств ограничено только количеством CLB по горизонтали, но естественно чем больше, тем шина медленнее получится. Насколько я знаю, в старых Xilinx были реальные HiZ буферы. В последних, начиная с X2V, все реализуется на обычной логике, по-моему про это даже в datasheet было сказано. Можно смотреть/разводить вручную в FPGA Editor, но я таких героев не знаю, да и не надо это, т.к. под HiZ отведены только горизонтальные трассировки, поэтому тут особо и не извернешься с PaR.
E-mail: info@telesys.ru