Отправлено yuha 18 февраля 2004 г. 18:45

Проблема в следующем.
Режим конфигурирования slave-serial, т.е. выводы M0, M1, M2 подключенны к +3.3V. При этом вывод конфигурационного клока CCLK должен быть входом. Но на самом деле вижу на этом выводе клоки частотой около 3 МГц. Т.е. каким-то образом м/c "встает" в режим master (вывод CCLK сейчас ни к чему не подключен).
Ничего не могу понять.
Сначала грешил на непропай выводов M0, M1, M2, но в datasheet вычитал буквально следующее "Выводы M2, M1, M0 имеют внутренние резисторы pull-up, и по умол­чанию они подключены к логической 1, если оставлены неподсоединёнными".

Могут ли влиять ножки периферийного сканирования TMS, TDI, TCK на CCLK?
Может у кого-нить есть мысли?

• Ответ: Могут, если конфигуришь с JTAG он начинает давать клоки на CCLK, и читать данные с серийного интерфейса, в результате микросхема не конфигурируется — Vitus_strom   (19.02.2004 10:32, пустое)
  • Ответ: А для конфигурации с JTAG необходимо выставить нужным образом конфигурационные ножки M0, M1, M2 или на них при конфигурировании JTAGом наплевать? Сейчас TDI и TCK у меня "висят", а TMS "утянут" к лог. "1" — yuha   (19.02.2004 11:03, пустое)
    • Ответ: Наплевать — Vitus_strom   (20.02.2004 10:11, пустое)