[an error occurred while processing this directive]
|
Altera это делать не позволяет, а в Xilinx возможно.
По времянке нужно смотреть документацию, но то что на приемлемом уровне - это for sure.
По нагрузке ограничений практически нет, это же в кристалле, тут все немного по другому.
Выигрыш приличный даже по тому, что экономия по длине разводки и количеству логики.
Вручную можно и смотреть, и редактировать, но, я думаю, что смысла особого нет, разве что на пикосекундном диапазоне что-то лепить, типа калиброванных линий задержки.
E-mail: info@telesys.ru