[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
1. Разводить отдельные линии для каждого клока (pin to pin). Т.е. не объединять несколько клок-входов с одним клок-выходом. Для размножения клока использовать PLL типа Cypress W152.
2. Если трасса клока длинная и проходит рядом с другими трассами, ограждать ее от соседних линий в этом же слое трассами земли с обеих сторон.
3. Использовать печатную плату с отдельными внутренними слоями земли и питания.
4. Ставить побольше развязывающих керамических конденсаторов марки X5R с минимально возможными длинами трасс их подключения к земле/питанию. Обычно я ставлю по 6 конденсаторов 0.33uF (0805) под каждый чип SSRAM и по 10 - под 100К FPGA.
5. Тщательно анализировать delay time на предмет возникновения bus contention. Ну и просто setup/hold/delay time конечно.
Валера.
E-mail: info@telesys.ru