Отправлено Vjacheslav 24 января 2004 г. 16:59 В ответ на: Ответ: Попробовал - не помогло. А есть ли вообще еще программы, в которых можно писать на VHDL, затем симулировать и прошивать ALTER'у. Что за проги Active HDL, FPGA compiler и какие есть другие? отправлено THEOdore 24 января 2004 г. 15:31

Надо VHDL, полученный в Orcad, синтезировать в Simplify с выдачей результата синтеза в формате EDIF, а он уже спокойно берется MAX II и Quartus, в которых уже делается размещение в кристалле, симулирование и прошивка.
P.S. Simplify - это не единственный VHDL синтезатор, можно использовать и массу других, которые имеют расширенное (синтезируемое) подмножество VHDL. Кстати, в Orcad, если мне не изменяет память, используется в качестве VHDL-синтезатора, Leonardo и он должен выдавать EDIF-код. Но тыкаться ""в темную" можно долго, лучше разобраться с VHDL, посмотреть диагностику синтеза и проблема-то может быть и копеечной.

• Ответ: Спасибо за разъяснение. Я подозревал, что без освоения VHDL не обойтись. Приходилось делать нехилые проекты и все как-то графическим вводом или AHDL частично. Всеравно без "натыкивания" LCELL'ов для подгонки времянки часто не обойтись. А осваивать VHDL ,значит, лучше вSymplify? — THEOdore   (24.01.2004 17:57, пустое)
  • Ответ: С моей точки зрения - да. — Vjacheslav   (24.01.2004 18:41, пустое)
    • Ответ: Приму во внимание. Благодарю. — THEOdore   (24.01.2004 20:03, пустое)