Отправлено yes 04 июля 2001 г. 11:15 В ответ на: Для Yes... отправлено Навзничь 03 июля 2001 г. 17:25

есть такие генераторы (на один у нас даже лицензия куплена) НО
не все то золото, чем все пользуются :)

прежде всего под JTAG Вы понимаете цепочку периферийных ячеек(1) или внутренние цепи со сканированием(2) ?

1) - наши плато-разводчики говорят что JTAG-ом они не пользуются, а ячейки со сканированием больше (и ТСМЦ их поставляет с задержкой), требуют тащить дополнительные провода - то есть увеличивается трудность разводки, а результат никому не нужен

2) - все наши ASICи цепляются на процессорную шину, то есть в пространстве адресов выделяется тестовое пространство из которого можно зачитать/писать все внутренности
то есть опять же избегаются трудности с разводкой скан-цепей
развести длинную цепь с учетом min:typ:max параметров вроде должно создать кучу сложностей (time violations)

====================

я так резво откликнулся на эту тему потому что сейчас идет проектирование "высокого" уровня нового чипа и в него я хотел засунуть побольше последовательных интерфейсов (аргументацию объяснять долго), но видимо не получится...

спрашивал у ТСМСишников - как много у них заказывают чипов с последовательным сканированием - говорят - меньше 10% - остальное какие-то самодельные механизмы

----------------------

интересно было бы еще об этом чего-нибудь услышать...

• Спасибо за аргументированный ответ.(-) — Навзничь   (04.07.2001 17:18, пустое)