[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Если под FPGA писали, то проблем быть не должно, по сути это одно и тоже, только "ячейки" для синтеза другие.
А что значит ASIC? Моделирование? Синтез? Верификация? Разводка? Deep submicron? Обычно это разные специалисты в серьезных компаниях.
Судя по форме вопроса, это что то из первых трех. Думаю что с опытом достаточно больших дизайнов под FPGA(на HDL) с asic проблем быть не должно, можно смело браться. Сапры другие, обычно это каденс. Используются станции под уних(HP,SUN). IMHO это гораздо интереснее.
E-mail: info@telesys.ru