Выходной
сигнал Задержка симуляции Задержка реальная
счетчика
q0 13 ns 12,4 ns
q1 10 ns 12,4 ns
q2 10 ns 12,4 ns
q3 10 ns 12,4 ns
q4 9 ns 9,8 ns
q5 8 ns 12,8 ns
q6 12 ns 13,8 ns
q7 9 ns 14,6 ns
q8 9 ns 15,2 ns
q9 13 ns 13,2 ns
q10 13 ns 13,2 ns
q11 12 ns 11,2 ns
q12 10 ns 13,6 ns
q13 9 ns 10,2 ns
q14 10 ns 14,6 ns
q15 9 ns 14,4 ns
q16 6 ns 13,8 ns
q17 9 ns 13,2 ns
Максимальные задержки относительно тактового сигнала на выключение (перехода H-L) симулятор дает для выходов q9 - 14 ns, и q0 - 13 ns. Для реальных сигналов время выключения меньше максимального времени включения.
Таким образом, получаем предельную тактовую частоту для 71,43 МГц (на основе симуляции) и 65,8 МГц для реального устройства.
Для проверки предположения о том, что возможна реализация более быстрого устройства я разместил этот же проект в том же кристалле, но без принудительного назначения сигналов на пины. При этом симулятор дает максимальную задержку на переключение выходных сигналов относительно тактового 7 ns. Думаю, что в реальном проекте это примерно соответствует 9 - 10 ns.
Конечно, понятие "скоростное устройство" весьма относительное, но реализовать проект, работающий на частотах 80 - 90 МГц на AT40K со speed grade 2, по-моему, вполне возможно.
P.S. Тот же проект, синтезированный под FLEX10K и размещенный в MaxPlus2 без жесткой привязки к выводам дает при симуляции в MaxPlus2 задержку 5 ns. Как будет в реальной жизни, я не проверял.