[an error occurred while processing this directive]
|
Параллельный ADC совсем нет надобности тактировать через McBSP.
У меня сделано так - есть DMA канал на запись в DAC (на чтение ADC то же самое). DMA канал засинхронизирован от таймера. По каждому прерыванию таймера (обрабочик прерывания неактивен и не вызывается) DMA пишет в определенный адрес памяти определенное значение. DSP (в моем случае 5502) выставляет CE3 (выбор банка памяти) и AWE. По этим двум сигналам генерится фронт для DAC и даннные держатся еще некоторое время. Оптимальное решение - подцепить через EMIF
У меня частота 2.080Mhz на парралельном DAC и 2.080Mhz на последовательном ADC. C параллельным интерфейсом я парился намного меньше, чем с последовательным. Ваши скорости - это даже близко не предел для параллельных ADC/DAC. Думаю, можно догнать до 5-20Mhz, только как этот поток обработать... Я с 2Mhz так наелся... Мое мнение - параллельный ADC надо рассматривать как асинхронную память и поцеплять через EMIF, и тактируется пусть сигналами EMIF. И еще совет - подумайте о 55xx, это я Вам как бывщий сторонник 54xx говорю
E-mail: info@telesys.ru