Отправлено Iliya 12 ноября 2003 г. 07:26

При проверке флага(BB) занятости порта получается, что порт занят хотя на линиях SCL и SDA высокий уровень. Через контрольный регистр (ICMDR бит IRS)сбрасываю не помогает, все равно шина занята.
На шине сидят только проц и кодек TLV320AIC14.
Причем проблема занятости возникает периодически таким образом:
-- снят сброса с проца
-- загрузка его из флеш
-- и старт программы и если шина занята все виснет.
Кто-нибудь знает, в чем может быть проблема?
Что бы не было зависания, может есть какая-то возможность повторного сброса и инициализации порта I2C?

• Читайте еррату на проц. — AntZ   (12.11.2003 08:39, 868 байт)
  • Я под отладчиком (CCS) ставлю условие старта , а затем пытаюсь сбросом и условием стоп снять флаг BB и что-то не получается. флаг реально снимается только после того как сброшу проц.(под отладчиком опцией Reset DSP) — Iliya   (12.11.2003 10:10, пустое)
    • В eррате ясно написано, что перевод в reset не меняет BB и в резете он не отслеживается. 1) "therefore, the BB bit will keep the state it was in when the I2C peripheral was placed in reset" 2) "The I2C peripheral cannot detect a START or STOP condition when it is in reset" — AntZ   (12.11.2003 10:18, пустое)
      • Это я понял. Но я вижу, что линии SCL и SDA стоят в "1" , а бит BB никак не сбрасывается. И сброс шины (IRS=0) даже если я не делаю, все равно нет сброса флага. — Iliya   (12.11.2003 10:36, пустое)
        • Все правильно. BB обновляется в момент перехода состояния. Когда вы выходите из ресета надо чтобы кто-нибудь занял и освободил шину - после этого статус будет OK. Прочитайте errata, там все написано — FPGA   (12.11.2003 13:30, 1246 байт)
          • Особенно проникнитксь вот этим: Do not reset the I2C peripheral between transfers so that the BB bit reflects the actual bus status. If the I2C peripheral must be reset between transfers, repeat steps 1 through 3 every time the I2C peripheral is taken out of reset (IRS bit set to “1”). — AntZ   (12.11.2003 13:33, 7 байт)
          • Особенно проникнитксь вот этим: Do not reset the I2C peripheral between transfers so that the BB bit reflects the actual bus status. If the I2C peripheral must be reset between transfers, repeat steps 1 through 3 every time the I2C peripheral is taken out of reset (IRS bit set to “1”). — FPGA   (12.11.2003 13:32, 7 байт)