|
|
"У меня довольно часто вместе с DSP висит FPGA (у них емкость больше), именно для решения обработочных задач. Гружу их из DSP.
А их наличие, FPGA то есть, и функции определяются "скоростными"
характеристиками задачи. Потоками то есть. Задача их, как правило, снизить поток, чтобы DSP смог его сожрать. Или выполнить какие-то операции, без снижения потока, разгрузив DSP.
DSP, как и любой процессор, выполняют задачу все же последовательно, несмотря на наличии во многих какого-то параллелизма.
Аппаратные решения, FPGA в частности, позволяют распараллелить операции. Сл-но и большего быстродействия достичь. Цена/объем - другой вопрос..."
Это были ваши слова. В своей задаче я прихожу к мысли, что не успеваюобрабатывать данные процессором. Слишком большой поток и приходиться прерывания дёргать каждые 2 мс. На частоте 160 МГц у меня на всё про всё получается всего 320 К циклов процессора. Хочу разгрузить процессор и переложить некоторые функции на логику.
Вопросы: мне придётся осваивать вспоминать VHDL, Verilog или в FPGA как и CPLD можно в схематиксе рисовать ЦОСные задачи? Каким образом выполнять допустим функцию корреляции 512 отсчётов, ведь они не поместятся просто в ПЛИС, макроячеек не хватит, т.к. один регистр занимает ровно одну макроячейку. Где распологать данные, промежуточные результаты и т.д. в ПЛИСине?
E-mail: 
info@telesys.ru
