[an error occurred while processing this directive]
В принципе - интересно, если там про верилог есть. При разработке ASIC на эти дела ушло у меня пол-года и без литературы вообще.
(«Телесистемы»: Конференция «Цифровые сигнальные процессоры (DSP) и их применение»)
Отправлено
SМ
02 октября 2003 г. 15:53
В ответ на:
golosovanije: "Writing Testbenches Functional Verification of HDL Modules"
отправлено CAP 02 октября 2003 г. 15:44
Составить ответ
|||
Конференция
|||
Архив
Ответы
oglavlenije po linky, tam polistat mojno
—
CAP
(02.10.2003 16:01,
пустое
,
ссылка
)
Вроде есть вериложные дела...
—
SМ
(02.10.2003 16:10,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru