[an error occurred while processing this directive]
|
Ne v koem sluchae ne dopustit^ v PCB layout chto bi CLK na priamuiu bil zamknut na RETCLK na samom JTAG konektore. V xudshem sluchae nujno sdelat^ loop po dline JTAG tsepochki.
E-mail: info@telesys.ru