Первая часть - идеальный элемент памяти на N бит, "Z^-1". Физически это повторитель на 4-х полевиках с ОС.
Вторая часть - N идеальных однобитных ЦАП, которые сигнал каждого бита с выхода регистра идеально преобразуют в напряжение 0 или Vcc. Физически в микросхеме это выходной буфер регистра.
Третья часть - суммирующее устройство с весовыми коэффициентами непрерывного времени, не имеющее памяти. Оно состоит из R-2R матрицы и ключей, ее коммутирующих. Ни R-2R матрица, ни ключ памятью не обладают, и обладать не могут.
Так вот, ни первая, ни вторая часть нелинейностей не имеют, а INL/DNL это прерогатива третьей части, в которой памяти нет. Которая просто куча резисторов и ключей, управляемых кучей непрерывных сигналов.