|
|
Есть такая проблема: нужно синхронизировать входящий в DSP TTL-сигнал с генерируемой внутри синусоидой. Входная частота: 10Hz- 20kHz, допустимая ошибка: +- 1mHz. Нашел в нете пару идей с применением PLL. Думаю сделать так:
TTLsig -> PLL SIGin -> PLL phase detector (PFD)-> Loop filter (RC)-> ADC -> DSP (синус) -> DAC -> comparator -> PLL COMPin.
Так что мне, в общем-то, VCO не нужен. Експериментировал с Phillips хх9046, но как-то неудачно.
Есть, конечно, Software-PLL, но мой DSP и так загружен.
Вопрос: нельзя ли как-нибудь упростить мою схему или может другие идеи есть?
Благодарю за внимание
|
|
E-mail: 
info@telesys.ru
