[an error occurred while processing this directive]
вроде как архитектура ядра и кэш разные веши, по какой шине (из какой памяти) в этот кэш качать по 64х разрядной? ну да ладно
(«Телесистемы»: Конференция «Цифровые сигнальные процессоры (DSP) и их применение»)

миниатюрный аудио-видеорекордер mAVR

Отправлено yes 22 ноября 2005 г. 14:33
В ответ на: Если скачать русский перевод лень, я конечно отвечу.... отправлено st256 22 ноября 2005 г. 13:28

ну тот же BF (другой проц не корректно приводить, да и если про BF совру - меня здесь поправят)

в цикле берется 4 слова по 2 32х разрядным шинам, есс-но для операции МАС они будут доступны в следующей итерации цикла (если это внутри цикла), и все именно так с конвеером устроено, что туда куда надо попадает

и у 55-го все так же, только некоторый геммор (а кому-то нравиться :-) из-за его ISA

ВНИМАНИЕ ВОПРОС: В ЧЕМ ИСКЛЮЧИТЕЛЬНОСТЬ ZSP400?

btw: кэш у BF есть и работает как положено кэшу - уменьшает время доступа к повторно используемым данным - то есть, то что из внешней "узкой" памяти туда попало процессор получит без задержки...

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 
NoIX ключ Запомнить

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Rambler's Top100 Рейтинг@Mail.ru
Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание

E-mail: info@telesys.ru