Отправлено Harbour 20 октября 2005 г. 10:44 В ответ на: Ответ на два предыдущих сообщения отправлено KPAH 19 октября 2005 г. 13:49

1. Так оно и есть, но дма передает блоками, и нужно конкретно представлять/моделировать механизм дма передачи в ту же страницу памяти, которую юзает cpu, учитывая L2 эффекты.
2. зачем же код программы помещать в n-портовку ;), вы же его вторым cpu менять не собираетесь ?! ;))
Грубо, я так думаю, все это выглядит где-то так
HPI вариант: 1 CPU управляющий, 2 CPU вычислительный (сопр):
1 CPU закачал данные в себя, потом во 2 CPU и дал отмашку.
SMP вариант:
Данные закачиваются в n-портовку и обоим CPU дают отмашку.
Разница, думаю, видна. Конечно варианты построения таких систем обычно оптимизируются в зависимости от алгоритмов, которые эти данные мусолят.

• Про двухпортовку: а куда в таком случае вешать обычную RAM? EMIF-то всего один... — KPAH   (21.10.2005 16:47 62.113.111.119, пустое)
  • Так у него CE не один — -=ВН=-   (21.10.2005 21:14 194.190.181.231, пустое)
    • Опаньки! Я как-то это упустил... Тогда всё вроде нормально! Командами можно и через McBSP обмениваться. — KPAH   (24.10.2005 12:14 62.113.111.119, пустое)