Отправлено Doka 15 сентября 2005 г. 15:52

Advisory UART_3
Spurious Receive Event is Generated When Byte at Top of RX FIFO has Error
уж очень запутанный алгоритм обхода:
To avoid this problem, the CPU must be programmed to service interrupt errors from the
UART. When an error is detected by the UART, the interrupt service routine must follow this
procedure:
1. Disable the DMA.
2. Clear the erroneous byte from the FIFO (the spurious receive event will be generated
immediately).
3. Enable the DMA (by this time, the spurious receive event will have already passed).
4. Return to normal operation.
Steps 3 and 4 are optional depending on how the user wants to deal with receiving erroneous
data, i.e., discard data and continue, stop all serial transfers from the UART, etc. Note that the
DMA will stop copying data from the UART FIFO until the error condition is cleared.

.
.
.
и в реальности это все надо делать???

• А что тут непонятного? Проще правда не использовать контроль четности вообще. — SM   (15.09.2005 15:55 195.225.131.183, пустое)
  • э нет.. контроль четности это: Advisory UART_4 State of Parity Bit is Not Checked When Detecting a BREAK Condition — Doka   (15.09.2005 16:24 193.192.155.22, пустое)
    • А для чего вам детект BREAK condition? — AntZ   (15.09.2005 18:16 212.5.70.188, пустое)
    • Так error в FIFO это вроде как parity error... Или что? — SM   (15.09.2005 16:27 195.225.131.183, пустое)
      • в т.ч... ну да.. точно — Doka   (15.09.2005 16:44 193.192.155.22, пустое)