[an error occurred while processing this directive]
Мож здесь кто подскажет как настроить wait-states армулятора в ADS 1.2 ? проц - 926ej-s
(«Телесистемы»: Конференция «Цифровые сигнальные процессоры (DSP) и их применение»)
Отправлено
diwil 26 июля 2005 г. 12:55
§ Program memory = SDRAM. Around 25 AHB clock cycles are required to read one cache-line miss (of 8 words). § RAM = 0 ws. § Memory for constants (tables) = 0 ws if in local SRAM. maximum 50 AHB clock cycles for a data cache line miss in write-through. Write-back would be around 25.
info@telesys.ru
