[an error occurred while processing this directive]
|
четыре такта было в ADSP (возможно там по двум фронтам внутренности работали), но это и в доках проскакивало и какая-то инфа от представителей АД была.
кстати, интересно - можно ли как-нибудь проверить - провести эксперимент/измерение, например, по спектру шума в VCC определить макс внутренний такт (предположим, что большая часть цепей от него)?
а рассуждения с длинной команды - можно расширять по куче направлений -
например, декодер сделать микрокодом им же всякие адресации вычислять, сохранять считанные из памяти операнды в каких-то теневых регистрах и т.д. - получим классический древний CISC
тогда даже FIFO не нужно - пока идет адресация памяти можно все разобрать
но НАФИГА это нужно если из памяти (тем более из быстрых) все читается синхронно и как правило бёрстами - то есть если выбрал из памяти СЛОВО (пусть большое - память дешевая), и работай с ним - больше фетчей не нужно. при этом все будет меньше жрать/быстрее работать
а за счет скорости fetchей (тем более архитектуры все более гарвардские) получается что автоматическая микрокодная загрузка в теневой регистр и операция (одна команда CISC) хуже чем LDR + операция (2 команды RISC)
то есть возможно оптимизация исполнения кода КОМПИЛЯТОРОМ, а не хардкодед версия (тем более если есть отложенные загрузки)
вобщем, то что железки развиваются по пути - упрощаем железо, усложняем софт - мне нравится, за это мне и BF нравится
E-mail: info@telesys.ru