Отправлено sdy 11 октября 2002 г. 06:20 В ответ на: Для EMIF'а всех TI'шных чипов чтение с внешней шины (асинхронная память) минимум два такта. 1-й такт выставляется адрес, а только на следующем чтение/запись данных. отправлено SM 10 октября 2002 г. 18:05

• А как он умудряется за 1 такт и адрес выставить, чтоб сетап тайм удовлетворял хоть чему-нить, потом строб дать и холд-тайм после строба ??? Как-то не понятно... — SM   (11.10.2002 11:36, пустое)
  • А чего? По фронту адрес, спад - защелкнул. А вообще, немного погодя книжку посмотрю. Но при синхронном доступе всё равно должен. — sdy   (11.10.2002 16:54, пустое)
    • Я про асинхронную память.... С синхронной все понятно - TI тоже 1 такт на 1 обращение. Но как правило АЦП-то асинхронные по чтению. — SM   (11.10.2002 17:04, пустое)
      • Прочувствовал. — sdy   (12.10.2002 06:36, пустое)
  • на то он и AD.... — Димыч   (11.10.2002 13:59, пустое)