Отправлено недоPCIнутый 10 декабря 2004 г. 09:00 В ответ на: Ответ>>> отправлено Pavel-99 10 декабря 2004 г. 00:50

Спасибо за инфу. Отвечаю.
1. По описанию Сonfiguration registers самого DM642 доступны ему самому, так что сконфигурировать их ему не проблема.
2. DM642 может и мастером и слэйвом.
3. Мне надо не из NIC массив загонять в процессор, а наоборот. Причём всегда в одну сторону, т.е. наружу. В процессор будет приходить только управление (не много), так что этим можно пренебречь. Надо выдавать где-то не более 0.5G bit/s, но на расстояние 100 м и более. Т.е. наполную напрягать 1G ethernet не надо, но в тоже время Fast ethernet такой поток не потянет. К тому же сетевая организация очень нужна для построения системы (если не рассматривать только один девайс сам по себе).

С учётом сказанного, может всё-таки это рабочий вариант?
А вообще, на счёт 1G ethernet-а, "Если хочется 1G приценить, то надо цеплять как минимум на DSP-магистраль " и т.д. У меня пока скорее вопрос в том что подцепить? А уж потом как. Ведь большинство 1G EMAC-ов рассчитаны на PCI шину, да ещё и работают только от 0 градусов.
Тут упоминались ещё PM3387/PM3386 от PMC-Sierra, которые не PCI? и казалось бы, подойдут и по температуре (от -45), но у них интерфейс POS-PHY Level 3, возможно, ещё более кривой. Его можно подцепить через FPGA, но я смотрел у Ксалинкса ядро для этого интерфейса, оно стоит до хрена.
Получается, что с 1G вообще любые варианты кривые.
Как же реализовать задачу?

• Ответ: >>> — Pavel-99   (10.12.2004 12:15, 5416 байт)
  • Спасибо, конечно, но (+) — недоPCIнутый   (14.12.2004 12:08, 1048 байт)