Отправлено Major 09 декабря 2004 г. 14:33

К IF только подбираюсь, встал на генераторе клока для АЦП.
При этом мне надо два клока генерить один Fs для АЦП а второй для несущей. Вроде как AD9540 подходит для этой цели.
Скачал доку и не могу понять как она работает...
Fref/M на блок PLL, Fclk2/N туда же, на выходе PLL напруга для VCO.
Fclk2 = Fvco - так?
Соответственно получаем что Fclk2 = (N/M)*Fref.
Fclk2 также гонится на DDS.
Кроме того на выход CML гониться (Fclk2/R)
Вопрос первый по доке в разделе "LOOP MEASUREMENT CONDITIONS" указано:
105 MHz Converter Clock
VCO = Sirenza 190-845T (832-858 MHz)
Reference = Wenzel 500-10116 (30.3 MHz)
Loop Filter = 10 kHz BW, 45° Phase Margin
C1 = 117 nF, R1 = 28 Ω, C2 = 1.6 µF, R2 = 57.1 Ω, C3 = 53.4 nF
CP_OUT = 4 mA (Scaler = ×8)
÷R = 8, ÷M = 1, ÷N = 1

Сам вопрос:
из приведенных делителей и моих пониманий следует что
Fclk2 = M*Fref = (1/1)*30.3 MHz
Но это же не 115*8 МГц.

Прошу не пинать если чего не так, я только начинаю.