Отправлено LadyChip 15 ноября 2004 г. 21:08 В ответ на: PGN2ChipLady отправлено PGN 15 ноября 2004 г. 12:40

Вторая серия разработки ЭЛВИС - Серия ИМС “Мультифлекс”.
Четырехканальный цифровой приемник MФ - 01.
Четырехканальный цифровой SDR приемник серии “Мультифлекс” МФ-01 разработки ГУП НПЦ “ЭЛВИС” предназначен для построения приемных трактов систем связи и радиолокаций. МФ-01 содержит четыре канала с функциями преобразования частоты, децимации и фильтрации входного сигнала и управляется ИМС серий “Мультикор”. Интерфейс синхронизации нескольких микросхем обеспечивает возможность применения МФ-01 в сис-темах с ФАР и ААР. Производительность МФ-01 позволяет применять его для обработки сигналов с полосой до 12МГц, включая стандарты связи 2-го и 3-го поколения: GSM, IS-95, 3GPP, 3GPP2.

Основные характеристики МФ-01
• Четыре канала цифрового приемника
• Возможностью объединения каналов для по-лучения широкополосного тракта
• Функционально заменяет 4 ИС AD6620 или одну AD6634 или GC4016
• Встроенный 12 бит АЦП (предварительно)
• Тип входного сигнала: действительный ана-логовый сигнал, действительный 16 бит циф-ровым сигнал, комплексный аналоговый сиг-нал, комплексный 16 бит цифровым сигнал, комплексный 8 бит цифровой сигнал
• Скорость отсчетов входного сигнала:
○ встроенное АЦП: до 15-20 Мвыб/с
○ внешнее АЦП: до 140 Мвыб/с
• Преобразование частоты действительного и комплексного сигнала.
• SFDR гетеродина: не хуже -100Дб
• Точность настройки гетеродина: ~0.025Гц при чаcтоте обработки 100МГц
• Точность установки фазы гетеродина: ~0.005˚
• Двухкаскадный фильтр-дециматор с фикси-рованными коэффициентами в каждом канале (первый каскад: CIC-фильтр степени 2, вто-рой каскад: CIC-фильтр степени 4, 5 или 6)
• Два программируемых КИХ фильтра-дециматора 64-го порядка в каждом канале
• Общий коэффициент децимации: 1 – 16384
• Скорость работы программируемых фильтров (64 порядок, частота обработки 100МГц):
○ до 3.125 Мвыб/с для каждого канала
○ до 12.5 Мвыб/с при объединении каналов
• Регулировка уровня сигнала с шагом 6дБ в каждом фильтре
• Плавная регулировка уровня сигнала в диапа-зоне 1.0-2.0 с шагом 2-14 на выходе каждого канала
• Буфер выходных данных на 256 отсчетов
• Интерфейсы выходных данных: 4/8b SHARC линк - порт, 16/32b параллельный интерфейс
• Интерфейсы управления: последовательный синхронный порт, 16/32b параллельный порт
• Синхронизация работы нескольких микро-схем, включая синхронный старт/стоп, очист-ку тракта, установку гетеродинов и умножи-телей плавной регулировки уровня сигнала
• Питание: аналоговое +2.5В, цифровое ядро +2.5В, контактные площадки +3.3В
• Корпус: PQFP208, СQFP208

Заканчивается топологическое проектирование. Серийные образцы ожидаются в марте. По ФАКС - запросу поставляется Инструментальное ПО - MFStudio. Разработана и изготовлена плата прототайпинга MФ на FPGA. В проекте - более мощные и , наоборот, малопотребляющие чипы серии.

• Ответ: Спасибо. Как связаться, если возникнет интерес? — PGN   (16.11.2004 10:31, пустое)