Отправлено 218x 13 декабря 2001 г. 10:34

Уважаемый Александр,
извините за поздний отклик, но к сожалению, не было возможности появиться на конференции.
Сначала думал отказаться от IDMA, но уж очень заманчиво.
Нарисовал диаграмки и похоже в долгий цикл можно уложиться, только без контроля IACK, тем более, что возможно поставлю не 51, а 251.
Правда и Datasheetа не ясно соотношение IRD/IWR и IS по завершении цикла обмена, указывают одновременное.
Запись/считывание массивов возможно с установкой адреса для каждого элемента (как внешняя память).
Если не трудно расскажите почему вы делали вручную.
Спасибо.

• Потому что шина у 51 8-ми разрядная. — Алехин Александр   (14.12.2001 09:14, 173 байт)
  • Спасибо, Александр, с 8 - 16 разрядов понятно, не ясен только цикл обмена, прежде всего ALE(51) -IAL(218x) не возникнут ли коллизии? — Вопрос   (14.12.2001 10:34, пустое)
    • ALE я то-же формирую портом, а не самим ALE. — Алехин Александр   (17.12.2001 13:08, пустое)
      • Спасибо, понятно — 218x   (19.12.2001 14:57, 55 байт)
        • Ответ: — 218x   (19.12.2001 15:00, пустое)