Давайте разбираться.
Первое, и самое главное, что вы должны понять это то, что для синхронизации с высокой точностью совершенно не нужно снимать данные на высокой частоте. А для того чтобы определить необходимую вам скорость АЦП нужно знать ПОЛОСУ сигнала с CCD. Скорее всего вам хватит одного АЦП на канал.
Для точной синхронизации нужно будет аккуратно раздать клок всем АЦП, для этого можно использовать специальные clock distribution микросхемы (нибудь вроде AD9511) или специальные блоки внутри некоторых FPGA. Разводить такие сигналы нужно проводами одинаковой длинны, возможно дифференциальными линиями.

Еще не очень понял зачем вы FIFO ставите,
для экономии внутренней памяти FPGA или с какой-то иной целью?